MOSFETしきい値電圧計算ツールの使い方
MOSFETしきい値電圧計算ツールは、理論計算（プロセスパラメータ式）と測定データ抽出の2つのモードに対応しています。手元にあるデータに合わせて計算方法を選択してください。
理論式モード（プロセスパラメータによる計算）
- デバイスタイプで NMOS または PMOS を選択します。
- **フラットバンド電圧（VFB）**をボルト単位で入力します（NMOSの場合は通常 −0.5 V などの負の値になります）。
- **フェルミ電位（φF）**を入力します（室温のシリコン半導体では通常 0.3〜0.4 V の範囲です）。
- **基板バイアス係数（γ）**を V^0.5 単位で入力します（基板濃度に応じて通常 0.2〜0.8 V^0.5 程度です）。
- **ソース・基板間電圧（VSB）**を入力します。ソースと基板が同電位（短絡）の場合は 0 V を入力します。
- 計算ボタンを押すか入力値を更新すると、即座にしきい値電圧（Vth）の算出結果、計算プロセスの展開、および VSB を 0 V から 3 V まで変化させた際の Vth 変化テーブルが表示されます。
抽出モード（伝達特性曲線からのVth算出）
- 抽出方法を 定電流法（Constant-Current Method） または 直線外挿法（Linear Extrapolation） から選択します。
- SPICEシミュレーション結果や測定器から取得した (VGS, ID) のデータ対を入力します。
- 定電流法の場合、閾値とみなすドレイン電流値（例: 100 nA）を指定すると、その電流における VGS を補間して Vth を求めます。
- 直線外挿法の場合、飽和領域の √ID 対 VGS 特性に直線をフィッティングし、√ID = 0 となる x 切片から Vth を算出します。
理論と計算式 — MOSFETしきい値電圧の物理モデル
MOSFETしきい値電圧計算ツールは、標準的なMOS物理モデル（半導体物性理論）に基づいています。
プロセスパラメータ理論式
MOSトランジスタの理想的なしきい値電圧は、以下の式で与えられます。
V_th = V_FB + 2φF + γ × (√(2φF + V_SB) − √(2φF))主要パラメータと典型的な範囲:
| 記号 | パラメータ名 | 典型的な範囲・単位 |
|---|---|---|
| V_FB | フラットバンド電圧 | −1 〜 0 V (NMOS) |
| φF | フェルミ電位 | 0.3 〜 0.4 V |
| γ | 基板バイアス係数 | 0.2 〜 0.8 V^0.5 |
| V_SB | ソース・基板間電圧 | 0 〜 5 V |
フラットバンド電圧（VFB）の導出:
V_FB = φ_ms − Q_ox / C_oxここで、φ_ms はゲート金属と半導体の仕事関数差、Q_ox はゲート酸化膜中の固定電荷密度、C_ox は単位面積あたりのゲート酸化膜容量です。
フェルミ電位（φF）の導出:
φF = (kT / q) × ln(N_A / n_i)ここで、N_A はアクセプタ不純物濃度、n_i は真性キャリア濃度（300 Kのシリコンで約 1.45 × 10^10 cm^−3）、kT/q は熱電圧（室温約 300 K で約 0.026 V）です。
基板バイアス係数（γ）の導出:
γ = √(2 × ε_Si × q × N_A) / C_oxここで、ε_Si（≈ 11.7 ε_0）はシリコンの誘電率、C_ox = ε_ox / t_ox（ε_ox は酸化膜誘電率、t_ox は膜厚）です。
PMOSの符号規定（Sign Convention）
PMOSデバイスでは、反転層を形成するために負のゲート電圧が必要となるため、しきい値電圧は負になります。本計算ツールでは以下の補正式を自動適用します。
V_th,PMOS = V_FB − 2|φF| − γ × (√(2|φF| + |V_SB|) − √(2|φF|))入力フォームには φF や γ を正の値で入力してください。デバイスタイプでPMOSを選択すると符号計算が適切に行われます。
測定データからのVth抽出手法
定電流法（Constant-Current Method）: 事前に定めた特定の微小ドレイン電流（例: 100 nA × W/L）が流れるときの VGS をしきい値電圧 Vth と定義します。寄生抵抗や短チャネル効果の影響を受けにくく、半導体業界やデータシート規定値（例: ID = 1mA 時の VGS(th)）で広く用いられています。
直線外挿法（Linear Extrapolation Method）: 飽和領域において √ID を VGS に対してプロットし、最もトランスコンダクタンス（gm）が大きい領域（傾きが急な点）で接線を引いて √ID = 0 まで直線外挿します。その x 切片を Vth とします。長チャネルデバイスのモデルパラメータ抽出で標準的に使われます。
MOSFETしきい値電圧計算ツールの活用シーン
MOSFETしきい値電圧計算ツールは、半導体回路設計、プロセス開発、教育・研究など多様な分野で活用できます。
- アナログ・デジタル回路設計検証: 回路動作点におけるオーバードライブ電圧（VGS − Vth）を正確に評価。カレントミラーや差動対のバイアス設計時に必要なVthを即座に把握できます。
- 基板バイアス効果（バックゲート効果）の評価: スタック接続されたMOSFETやパスゲート論理、スイッチドキャパシタ回路において、ソース電位上昇に伴うVthシフト（ΔVth）を定量的に予測します。
- プロセスキャラクタリゼーション: ウェハテストで測定された IV（VGS–ID）特性データから定電流法や外挿法でVthを抽出し、プロセスばらつきやウエハ面内均一性を評価できます。
- SPICEモデルのパラメータ較正: 実測値や理論計算値と SPICE モデルパラメータ（VTHO や GAMMA）を比較し、シミュレーションモデルの精度検証や不整合の検出に役立ちます。
- 大学・技術教育での学習: 段階的な計算プロセスが表示されるため、半導体工学やLSI設計の講義・演習、実験レポート作成での手計算検証ツールとして最適です。
- プロセススケーリング影響の検討: ゲート酸化膜厚（tox）の薄膜化や基板ドープ濃度の変化がしきい値電圧や短チャネル効果に与える影響を理論的に試算できます。